日本半導体産業の復活は近い。
キヤノンは2023年10月、回路パターンが刻み込まれたマスクをウエハー上のレジストに押し付けて回路パターンを形成するNIL技術を用いた半導体製造装置「FPA-1200NZ2C」を発売した。この技術は、ASMLのEUVリソグラフィ装置でマスクにパターンを投影する際に独占的に使われている光学機構とは異なるものだ。 キヤノン、NIL技術を用いた半導体製造装置を発売
専門家たちによると、キヤノンのNIL技術は現在、精度や、中国への販売などの点で、いくつかの障壁に直面しているという。
ベルギーの研究機関imecの持続可能半導体技術／システムプログラム担当マネジャーであるCedric Rolin氏は、「ナノインプリント技術が、品質面でEUVと同等のレベルに達することは非常に難しいだろう。ナノインプリントの欠陥レベルは極めて高い」と述べている。
米国の調査会社Gartnerのリサーチ部門担当バイスプレジデントを務めるGaurav Gupta氏は、「ASMLは、今後少なくとも2年間は、2nm世代以降の半導体チップを製造できるリソグラフィ装置において、ほぼ唯一のサプライヤーとしての地位を安定して維持できるのではないか」と語る。
同氏は、「キヤノンの装置は、中国によるハイエンドリソグラフィ装置の使用を阻止する、輸出規制の対象となる可能性が高い」と付け加えた。
「歩留まりやスループットが向上しても、量産で採用されるようになるまでには少なくとも2～3年以上かかるだろう。これは、想定通り機能することを前提とした場合の話だ。私のこれまでの経験上、このような革新的な技術が発表されてから、本格的な実用化の兆しが見えるようになるまでには、かなり時間がかかるのが一般的だ」（Gupta氏）
キヤノンはプレス発表資料の中で、「当社のNIL技術は、ロジック半導体製造の5nmノードに相当する、最小線幅14nmのパターンを形成できる。マスクを改良することで、2nmノードに相当する最小線幅10nmレベルへの対応も期待されている」と述べている。
Gupta氏は、「技術は、商業利用によって証明される」と述べる。
「半導体メーカーがナノインプリント技術を導入して、既存のリソグラフィと同等またはそれに近い歩留まりとスループットを達成できることを発表すれば、私はもっと確信を持てるだろう。5nmノードを実現可能なら、28nmや14nmノードも容易に実現できるということになるが、なぜ日本や他の国々でまだ全く導入されていないのだろうか。それほど有望な技術なら、なぜ5nmロジック向けとして準備が整うのを待っているのか。レガシーのノードの方が、もっと容易に導入できるのではないだろうか」（Gupta氏）
対中規制の対象にもなり得る
Semiconductor AdvisorsのプレジデントであるRobert Maire氏は、EE Timesに提供したニュースレターの中で、「ナノインプリントは、ロジックよりも欠陥の問題に対して寛容な、メモリチップ製造に応用できる可能性がある。ナノインプリントは解像度が低く、“現実世界”の量産ソリューションには程遠い」と述べている。
Maire氏は、「ナノインプリントの永遠の課題であり、限界となっているのが、欠陥とアラインメントだ。キヤノンが、日本企業が得意とする絶え間ないエンジニアリングへの取り組みによって、素晴らしい進捗を遂げたことは称賛に値するが、基本的な技術の限界は依然として残ったままだ」と述べる。
キヤノンは、「ナノインプリント装置のメリットの一つに、二酸化炭素排出量を削減できるという点がある」と主張する。
「新製品は、特殊な波長の光源を必要としないため、フォトリソグラフィ装置と比べて電力使用量を大幅に削減できる。ASMLのEUV装置は、13.5nmという超短波長のEUV光を放出するスズ（Sn）ドロップレットを蒸発させるために大量のエネルギーを消費する」（キヤノン）
Maire氏は、「キヤノンは、2014年に米国テキサス州のMolecular Imprintsを買収した時に、ナノインプリント技術の一部を取得した。このためキヤノン製装置は、中国への米国機密技術の輸出規制の対象になる可能性がある」と指摘する。
Gupta氏は、「また、日本政府が米国の輸出規制に協力していることも、中国による技術の入手を制限する要素となるだろう」と述べる。
「最終的に、キヤノンの技術が最先端ロジックをサポートできるだけの十分な堅牢性と成熟度を持つことが実証された場合、米国が日本政府と連携して、中国に対する輸出規制の範囲内に同技術を追加するであろうことは間違いないだろう」（Gupta氏）＞(以上「EE Times」より引用)
現在、半導体ファウンドリー業界では次世代先端工程の「線幅２ナノメートル」プロセスを用いた最先端半導体の量産競争に突入している。 ２ナノ半導体は世界でもまだ量産の成功例はないが、台湾積体電路製造（TSMC）、サムスン電子、Rapidus（ラピダス）が２ナノに対応した先端製造設備の確保に動き出している。
まず半導体の製造工程は主に「設計」「前工程」「後工程」の3工程がある。 配線回路の設計を行なった後、設計通りの電子回路をウェーハ表面に形成する前工程、そしてチップへ切り取って組み込んでいく後工程というフローを経て完成する。ただ前工程も厳密に区分すれば「成膜工程」、「リソグラフィ」、「不純物拡散工程」の3段階となる。
ASMLが独占的に製造している半導体製造機器は極紫外線(EUV)を使ったリソグラフィ装置だ。つまり前段階の真ん中、設計通りの電子回路をウェーハ表面に形成する機械を製造してい
る世界で唯一の会社だ。
半導体ウェーハ表面に形成されるトランジスタや配線は、非常に細かいため、ウェーハ表面に直接配置することはできない。 そこでフォトマスク（レチクル）と呼ばれる原版にコンピュータを使ってパターンを描き、これをウェーハ上に転写することで、回路を形成している。
だが最初から微細な回路図を描くのではなく、ウェーハに転写する際に縮小コピーのような手法で転写する。それでも1nmといった微細な回路を普通に描くことは出来ないため、電子レベルの線を転写で描いている。その技術がASMLの核心的技術であり、世界で真似できないものだ。
日本のラピダスは2027年を目指す2ナノ品の量産を目指して東大や米IBMやベルギーの半導体研究所などと共同で研究を重ねている。またキヤノンはNIL技術(高性能な半導体に必要となる微細パターンを形成することができる技術で、半導体製造時の露光工程における消費電力を、従来の技術と比較して約1/10に低減させることが可能とされている)を使って、既存の最先端ロジック半導体製造レベルの5ナノノードにあたる最小線幅14nmのパターン形成ができる。 さらに、マスクを改良することにより、2ナノノードにあたる最小線幅10nmレベルへの
対応も期待されている。
現在、日本で最も多く使われている半導体は主には線幅28nmの家電やEV（電動自動車）であり，最先端の３nmの半導体ではない。しかし日本の半導体メーカーの技術は現状では40nm止まりと大きく後れを取っている。そのため革新的な技術を開発している東大や京大といった研究機関が開発した2nmや1nmといった製造可能な技術がいつまでに実用段階に達するかが問題とされている。
ただ日本の半導体産業に希望がないわけではない。ラピダスや東京大学は、仏半導体研究機関のLeti（レティ）と共同で回路線幅1ナノ（ナノは10億分の1）メートル級の次世代半導体設計の基礎技術を共同開発している。 2024年にも人材交流や技術共有を本格化させて、 レティの半導体素子技術を生かし、自動運転や人工知能（AI）の性能向上に欠かせない1ナノ品
の供給体制を構築する計画だ。